晶体管(上) — 无结垂直纳米线:一只为省电而生的开关
这一章讲三件事: 晶体管为什么必须从平面改成垂直; 「无结」是什么意思、它怎么让器件又小又省电; 以及这只器件和嵌入式 AI 有什么关系。 主走查是给栅极电压从零往上扫一遍,看着这只开关从「关」走到「开」。
1. 开关为什么必须立体化
先给一句判词:过去十几年,晶体管「越做越小」这条路,平面走不下去了, 行业正在拐弯。 原书给的背景是:为满足尺寸与能耗的双重约束, 器件架构已从经典平面结构转向三维与垂直构型1。
拐弯的第一个方向是栅极的形状。栅极是晶体管上的「闸门」电极, 负责开合沟道。器件小到几十纳米后,闸门隔山管不到沟道深处—— 电流在闸门眼皮底下偷偷流,这叫短沟道效应。解法是把栅极从三面包 改成四面包:全环绕栅(GAA),让电场从四面八方握住沟道; 原书引国际路线图(IRDS,第 02 章介绍过)的说法:下一代晶体管将采用 全环绕栅架构以最小化短沟道效应2。
第二个方向是掺杂方式,也就是「无结」——这是本章主角的名字来源,下一节细讲。
平面时代 垂直时代
┌─ ───栅极(三面包) │
│━━━━沟道━━━━│ 栅极四面环抱纳米线,电流上下走
└───────── 硅片面积只占「 footprint」,密度再上一档
图说:立体化不只是把开关立起来,更是把「栅极管得住沟道」这件事在更小尺寸上重新做成立。
2. 主角登场:这只器件长什么样
原书的主角叫无结垂直纳米线晶体管,一句话拆开:
「垂直」:电流沿竖直方向流。几根纳米线(直径几十纳米的细硅柱) 并联排在一起,每根线的中段被一圈栅极环抱(全环绕), 线的上、下端是两个接触电极,分别当源极和漏极3。
「无结」:它的上下端接触用的是 PtSi(硅化铂),与纳米线之间形成 肖特基接触——金属贴半导体形成的那种「单向阀门」式的接触,负责控制载流子 注入沟道(靠热电子发射,漏电则走隧穿)3。
三个名字各记一句:纳米线=细硅柱;全环绕栅=四面抱住的闸门; 肖特基接触=金属贴半导体形成的单向阀门。「载流子」指搬运电流的电子或空穴。
和传统晶体管比,原书点了两条结构性好处:竖着走电流,同样的硅片面积能塞更多开关; 上下端用硅化铂接触,工艺步骤少——这正是下一节「无结」省的那笔账。
3. 「无结」是什么意思:教科书晶体管 vs 这一只
要懂无结,先懂教科书晶体管(场效应管)怎么工作。它有一块掺杂过的硅 ——掺杂就是往纯净硅里掺少量杂质原子,让硅要么富电子(N 型)要么富空穴(P 型); 教科书管子里,沟道与源漏是两种不同掺杂的区域,交界处叫「结」, 栅压把两种区域「接通」时器件才导流(行话叫反型)4。
无结器件把「结」整个取消:整根纳米线从沟道到源漏均匀掺同样的杂4。 没有结,就不用在纳米尺度上小心翼翼地画两种区域的边界——制造工艺大幅简化, 这正是 IRDS 把「无结」写进路线图的原因:在最小化短沟道效应的同时, 把工艺复杂度(制造步骤有多难、要多精密)也压到最低2。
4. 主走查:给栅压从零扫到正,看它从关走到开
现在给这只器件的栅极电压(记作 Vg)从 0 一路往正扫,盯住沟道里的状态。 以下各档位对应原书描述的工作区间;电压数值是为演示编的,不是原书实测数:
Vg = 0V(不碰它)
→ 均匀掺杂的沟道被内建电场压得一丝流动载流子都不剩
→ 「全耗尽」,器件关着。这就是它的「无偏压=关」的默认态[^4]
Vg 升到 ~0.4V(演示值)
→ 纳米线最芯部先出现导电通道 → 这一点就是它的阈值电压(定义见下)[^4]
Vg 继续升(~0.4-0.8V)
→ 导电区变粗,沟道进入「部分耗尽」:芯通了,外圈还绝缘着
Vg 到 ~0.8V(平带条件)
→ 沟道整根导通
Vg 再往上(正常工作区)
→ 表面电荷积累,器件表现为一条「受栅压控制的电阻」
图说:每一步都是沟道里「可动载流子的地盘」在扩大;阈值不是「开始有电流」,
而是「全耗尽→部分耗尽」的转折点。
和教科书管子的根本不同在这一步: 教科书管子的阈值(开关开始导通的临界电压)是「平带→反型」的转折;
无结器件的阈值是「全耗尽→部分耗尽」的转折——比教科书管子早一档。 所以它正常工作在积累区,表现为门控(gated:由栅压连续调阻值的)电阻——
一条阻值随栅压旋钮连续变化的电阻,而不是传统意义上的「开关突然接通」5。
两只旋钮决定这套机制成不成立,原书都点了名: 一是栅极金属的功函数(选对金属,内建电场才压得住全耗尽); 二是纳米线直径——必须小于一个临界值(该工艺为 40nm),否则压不出全耗尽, 器件关不严6。直径这根旋钮怎么选,第 06 章还会再碰它一次(22nm 的折中)。
5. 这只晶体管和嵌入式 AI 有什么关系
回答本章标题的另一半。 原书把背景交代得很明白:嵌入式 AI、边缘计算(数据在设备现场就地处理,不送远处机房) 这波应用全跑在神经网络架构上,而神经网络眼下全靠冯·诺依曼机器的能效撑着; 要释放「存内计算」这类新范式的潜力,靠的是新技术的垂直集成7。
具体到项目:FVLLMONTI 的做法是用垂直无结纳米线 工艺,配上集成的铁电存储器, 造那只入耳翻译机——翻译模型是 Transformer 架构(第 04 章刚见过它的语音版 Conformer)8。 链条上「表征与参数提取」这一环,作用是把真实器件的参数喂给电路与系统设计工具: 没有可信的参数,后面的电路设计全是空中楼阁——这正是第 06 章整章要做的事8。
铁电存储器:利用某些材料的电极化方向可翻转、断电不丢的性质存数据。 「存内计算」指把计算直接搬进存储器里做,省掉「数据在存储与计算部件之间来回搬运」的开销 ——它在第 09 章还会作为 Green AI 的方向再次出现。
6. 可带走的
- 平面缩小撞上短沟道效应;路线图的两步棋是全环绕栅(GAA)+ 无结掺杂;
- 主角器件:几根垂直纳米线并联、共享全环绕栅、上下端 PtSi 肖特基接触;
- 「无结」=沟道与源漏均匀掺杂,没有结要画,工艺大幅简化;
- 默认态是全耗尽=关;阈值是「全耗尽→部分耗尽」的转折,比教科书管子早一档;
- 正常工作区是门控电阻:电阻值随栅压连续可调;
- 成立条件两根旋钮:栅金属功函数选对 + 直径 < 40nm(关得严);
- 它是 FVLLMONTI 入 耳翻译机的器件底座;参数可信度决定后续电路设计的可信度。
7. 原文地图
| 主题 | 原书章 | 原文位置 |
|---|---|---|
| 平面到 3D/垂直的演化 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:46(搜「evolved from classical planar」) |
| IRDS:GAA+无结 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:50(搜「gate-all-around」) |
| 嵌入 AI 与冯·诺依曼、存内计算 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:56(搜「neuromorphic applications」) |
| FVLLMONTI 价值链 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:69(搜「vertical junctionless nanowire」) |
| 无结器件与工作原理 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:205(搜「junctionless transition」) |
| 无结 vs 经典:均匀掺杂 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:211(搜「different doping profile」) |
| 阈值=全耗尽→部分耗尽、门控电阻 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:231(搜「gated resistor」) |
| 结构:并联纳米线、PtSi 肖特基 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:241(搜「PtSi」) |
| 参数与 40nm 临界直径 | On-wafer Characterization of Emerging Technologies | text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:266(搜「40 nm」) |