跳到主要内容

晶体管(下) — 怎么测量一个比探针小一千倍的东西

这一章讲三件事: 为什么「接上电表测一下」在纳米器件上完全行不通; 老的「校准+去嵌」流程在哪一步失效、新方法怎么救; 以及阈值、热阻、缺陷密度这三个关键参数各自的测法。 主走查是那套「电磁仿真重建寄生网络」的新流程——第 05 章那只晶体管的全部可信数据都从这里出来。

1. 测量为什么难:你的探针比器件大一千倍​

测量纳米器件的第一矛盾:仪器是宏观的,器件是微观的。 在标准的晶圆测试台上, 晶圆放在卡盘上,几百个测试结构排开,探针(针尖)压在测试结构的焊盘(pad, 为了探针落脚而设计的金属方块)上做电学接触。而焊盘的典型尺寸是几百微米, 器件本体却只有焊盘的千分之一——原书的原话:器件尺寸常常比探针落脚的焊盘小 1000 倍1。

拿第 05 章那只器件代入:栅长几十纳米,纳米线几百纳米, 而焊盘和访问线(把焊盘连到器件的金属走线)是几百微米2。 这意味着仪表读到的任何数,都是「本征器件 + 访问线 + 焊盘」这条混合电路的数。 测量学的全部功夫,就花在把混进来的部分剥掉——那部分有个名字:寄生(寄生=不请自来、 但躲不掉的电阻电容电感)。新工艺不成熟、先后做出来的器件彼此差异大(离散),让这件事雪上加霜3。

2. 两步去污染:校准与去嵌​

传统流程分两步,每步剥掉一层污染4:

第一步:校准。 剥掉「仪器自己」的部分——电缆、测试设备、探针。 做法是拿一块标准片(上面印着阻抗已知的图形),按 SOLT 法来:Short(短路)、 Open(开路)、Load(标准负载)、Thru(直通)四种标准结构各测一遍, 矢量网络分析仪(一种能同时测幅度和相位的仪器)记下四种已知答案的「畸变」, 反推出仪器链路的污染量,把测量参考面推到探针尖5。

第二步:去嵌(de-embedding)。 校准后剩下的污染只剩测试结构本身。 做法是另造两个「假件」:open 结构(有全部焊盘和走线、唯独没有晶体管)和 short 结构, 测它们,把测试结构的贡献从真器件的测量里减掉6。

这套两步流程是平面时代打磨出来的。对纳米器件它还有一条附加的苛刻: 访问线比晶体管本身大 500 倍,去嵌时的小错会直接污染本征数据—— 而模型的可信度全押在这些数据上6。3D 垂直器件更是雪上加霜:焊盘不在同一个平面上, 老方法的假设整个松动7。

3. 老方法在 3D 器件上失效:负电容​

失效不是「差一点」,是算出物理上不存在的数。原书拿常规的开路去嵌 处理垂直纳米线晶体管,得到的栅漏交叠电容是负值——电容是存储电荷的能力, 负电容相当于「往容器里倒水水位反而下降」,物理上说不通8。

交叠电容:栅极金属与源漏区上下重叠部分形成的电容,本来就该是正的小数。 「负值」在这里的作用和体温计量出零下的体温一样:不是数小,是方法错了。

原书的判词很干脆:平面时代的 open-short 去嵌对垂直器件不再适用; 出路是先把测试结构的寄生元件一个一个准确提出来,再搭一套 三维的电磁仿真环境,重建整条寄生网络的等效电路,用它来做去嵌9。

4. 主走查:用电磁仿真重建寄生网络​

这就是新方法。五步,每一步都有原书的数字。

第 ① 步:测开路结构。 给 open 假件做高频测量,测到 40GHz (测这么高,是为了覆盖这个器件未来要工作的射频频段);激励功率压到 -28dBm (约 1.6 微瓦,弱到不会惊动器件本身的特性);测前照例先做第 2 节的 SOLT 校准10。

这一步引入本章最后一个大词:S 参数(散射参数)——高频电路的「通行语言」。 低频电路测电压电流就行;频率一高,「某点的电压」失去意义, 工程师改问「波打到这个端口,多少被反射回去、多少穿过去」——S 参数就是这组比例, 矢量网络分析仪吐出来的就是它们。记住「高频下的体检表」这个角色即可。

第 ② 步:搭三维模型并对答案。 在电磁仿真软件里,把 open 结构的每一层材料、 衬底、焊盘、走线按制造时的真实尺寸 1:1 画出来,仿真它的 S 参数,与实测对上—— 原书的说法是「一致性非常好」,模型可信11。

第 ③ 步:用模型补测「测不了」的结构。 模型可信后就能跑虚拟实验: 把去嵌需要的其他结构在仿真里「测」出来,凑齐全套数据12。

第 ④ 步:重建等效电路。 把寄生网络画成一张由真实元件组成的电路图: 焊盘电感、耦合电容、接触与访问电阻、交叠电容;再精细一档(原书叫 MODEL 2) 补上「衬底-焊盘」之间的电阻-电容网络——MODEL 2 在全频段与实测更吻合13。

第 ⑤ 步:用矩阵(把数排成行列的数表)逐级剥离。 把真器件的测量结果与寄生网络的仿真结果各写成矩阵,按固定规则相乘 (先转成 ABCD 参数相乘消去输入侧,再转 Y 参数消去栅漏耦合电容,再转 Z 参数消去源端 访问电感),最后得到剥净的本征器件数据14。

  主走查收尾(原书的对账):
  交叠电容 Cgs(栅-源):老方法与新方法结果接近 —— 这步两种方法都对
  交叠电容 Cds(栅-漏):老方法 = 负值(不物理,第 3 节的病根)
                        新方法 = 正值,数值可靠[^15]

  图说:Cgs 是「两种方法恰好都行」的对照,Cds 是「老方法错、新方法对」的铁证。
  一负一正之间,就是「必须为 3D 器件重发明测量」的全部理由。

5. 直流参数:阈值电压怎么取才可信​

剥干净之后,开始测器件参数。第一个关键参数:阈值电压。 它没有「一眼看出」的取法: 行业里方法一大把,最流行的是跨导法;针对纳米器件还有 Y 函数法、gm/ID 法 (它们能把访问电阻的影响摘出去)。原书为无结器件选的是取 d(gm/ID)/dVG 曲线峰值的办法, 理由是它对漏极电压的变化最不敏感;缺点是求导会放大测量噪声, 要再配拟合函数兜底15。

跨导(gm)= 栅压每动一点、漏极电流跟着动多少——衡量「闸门灵不灵」的量; gm/ID 法是拿跨导除以电流得到的归一化(除以一个基准量,让不同器件的数能上同一把尺比较)曲线,它的形状随栅压单调变化,峰值位置稳定。

第二个悬而未决的选择:纳米线直径。 原书团队造了三种直径对照: 最小的栅控最好、但器件与器件之间差异最大;最大的重复性最好、但压不出全耗尽(第 05 章的 40nm 红线)。 增加并联纳米线数能加大驱动电流,小直径则更能抗短沟道效应。 最终选了 22nm:栅控与离散度的最佳折中,后续所有分析都用它16。

6. 热的问题:这个器件的电流随温度升高​

先说一个反常事实。 这里的温度就是字面意思:器件自己发热变热的程度。 常规晶体管发热后电流下降(迁移率随温度劣化是主导因素); 无结器件反过来:漏极电流随温度上升而增大。原书解释:无结纳米线掺杂浓度高, 迁移率本来就低、对温度也不敏感,真正随温度变的是阈值电压——温度越高,阈值越低, 器件越早开17。

反常反而成了测量入口。 既然电流的温度响应由阈值主导,那就把「阈值电压随温度、 随漏压的漂移」当尺子:热阻 RTH 的定义是「器件内部温升 ÷ 耗散功率」, 把它改写成阈值电压的两个漂移率之比,就能从纯直流测量里把它提出来; 原书特别指出这个写法的妙处:分子分母的相对误差(测出来的数和真值偏了多少)会在相除时互相抵消一部分, 总误差反而小。另用 COMSOL 多物理仿真(把电、热放在一起算的仿真软件)独立算了一遍, 与提取值对上18。

热的「动态版」叫热阻抗(电阻之外再算上热容,类比电路里的 RC); 用低频 S 参数在 30kHz-3GHz 频段直接测。结果它是个两极点网络—— 两套「热阻+热容」,原书把它们分别归因于纳米线本体和肖特基接触两个发热区19。

7. 不拆开看缺陷:脉冲 I-V 与低频噪声​

纳米器件里藏着两类「看不见的住客」:陷阱(材料里的缺陷能短暂扣住载流子, 造成电流抖动)与自热。原书用两个非破坏手段观察它们。

脉冲 I-V:把自热和陷阱隔开。 常规直流测量里,扫描电压是慢动作, 器件带着上一刻的热量测下一刻(『热记忆』:器件还记得自己上一刻有多热),读数混着自热。脉冲测量改用极短的电压脉冲: 脉宽短到器件温度来不及变、陷阱来不及响应,读到的是干净的类直流特性; 把脉冲重复周期拉长、脉宽压短(占空比变小),自热压到最低; 脉宽若能压到器件热时间常数以下,自热基本绝迹20。实操细节:脉冲边沿太陡会振铃, 电流读数取在脉宽的 80-95% 那一段(电压已稳、又接近结束)21。 又见反常:MOS 器件脉宽越窄电流越大(自热少了);无结器件反过来,脉宽越宽电流越大 ——因为它的阈值受温度和陷阱影响大,长脉宽下阈值漂得多22。 再把「阈值随脉宽的漂移」和仿真给出的陷阱密度对上,陷阱活动就被定量了23。

低频噪声:听杂音定位缺陷。 纳米器件里无处不在的是1/f 噪声(闪烁噪声, 强度约与频率成反比,器件越小越凶);它上变频后会变成相位噪声,直接伤射频电路的 低噪声放大器。测量装置:偏置(给器件供稳定工作电压的电源)电路+两个低噪声电压放大器+双通道动态信号分析仪, 整机罩进法拉第笼(金属屏蔽笼,挡住外界电磁干扰);测出的电压谱换算成电流噪声谱24。 对无结纳米线实测:标准 1/f 谱;对比两大主流噪声理论,「载流子数涨落+相关迁移率涨落」 (CNF+CMF)与数据最合25。还有一个漂亮的定位技巧:把归一化噪声对「栅过驱电压」画曲线—— 低偏压段噪声与过驱电压成反比,说明噪声来自栅极圈住的沟道区(单个电荷的捕获/释放); 高偏压段噪声不再下降,说明访问电阻开始主导26。最后落到实用:从归一化噪声里提出 SPICE 仿真器的噪声模型参数 KF,以及各几何尺寸的陷阱密度——直接进模型库27。

SPICE 是电路设计师的通用仿真器;KF 是它噪声模型里的一个系数。 这一节的意义:测量结果最终不是写成论文就完,而是变成设计师工具里的一条参数。

8. 可带走的​

  1. 焊盘比器件大 1000 倍:任何测量都是「器件+寄生」的混合数,测量学=剥离寄生;
  2. 老流程两步:SOLT 校准(剥仪器,参考面推到探针尖)→ 去嵌(open/short 假件剥测试结构);
  3. 3D 器件让老方法算出负电容——物理上不存在的数即方法死刑;
  4. 新方法五步:测 open 到 40GHz(-28dBm)→ 电磁仿真 1:1 建模对答案 → 虚拟结构补数据 → 重建等效电路(MODEL 2)→ 矩阵逐级剥离;铁证是 Cds 由负转正;
  5. 阈值用 d(gm/ID)/dVG 峰值法(对漏压最稳);直径选 22nm(栅控与离散的折中,红线 40nm);
  6. 无结器件电流随温度升高(阈值下降主导);热阻从阈值漂移率之比提取,热阻抗是两极点网络(30kHz-3GHz);
  7. 脉冲 I-V 隔离自热与陷阱(读数取脉宽 80-95% 段);1/f 噪声按偏压定位来源,产出 SPICE 参数 KF;
  8. 测量的终点不是论文,是模型库:参数进 SPICE,电路设计才敢开工——原书叫「设计-工艺协同优化」。

9. 原文地图​

主题原书章原文位置
器件比焊盘小 1000 倍On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:127(搜「1000 times」)
栅长/纳米线/焊盘尺寸对比On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:135(搜「few tens of nm」)
离散与测量精度On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:100(搜「maturity, variability」)
校准(剥仪器)On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:145(搜「calibration」)
SOLT 四标准件On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:152(搜「Short-Open-Load-Thru」)
去嵌与 500 倍On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:172(搜「500 times」)
3D 焊盘不同平面On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:179(搜「same horizontal plane」)
负电容(老方法失效)On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:194(搜「negative」)
电磁仿真路线On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:187(搜「electromagnetic simulation」)
40GHz、-28dBm 测量On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:312(搜「40 GHz」)
π 网络不够用On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:321(搜「π-network」)
EM 模型验证On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:333(搜「very good agreement」)
虚拟结构外推On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:338(搜「virtually」)
MODEL 2 衬底网络On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:352(搜「MODEL 2」)
矩阵逐级剥离On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:370(搜「ABCD」)
Cgs 接近、Cds 转正On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:384(搜「overlap capacitances」)
三种直径与 22nmOn-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:419(搜「22nm」)
阈值提取方法On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:430(搜「gm/ID」)
JL 电流随温度升On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:462(搜「constant increase」)
VTH 法测热阻On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:15(搜「thermal resistance」)
COMSOL 验证On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:491(搜「COMSOL」)
热阻抗两极点On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:504(搜「foster」)
脉冲 I-V 原理On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:534(搜「voltage pulses」)
读数取 80-95%On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:568(搜「80–95%」)
JL 脉宽方向相反On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:580(搜「increases as pulse width」)
陷阱密度关联On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:588(搜「linked with a similar variation」)
1/f 噪声与相噪On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:622(搜「flicker」)
法拉第笼装置On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:630(搜「faraday」)
CNF+CMF 胜出On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:645(搜「Hooge」)
噪声按偏压定位On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:652(搜「overdrive」)
KF 参数提取On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:661(搜「KF」)
Verilog-A/SPICE 模型库On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:694(搜「Verilog-A」)
设计-工艺协同优化On-wafer Characterization of Emerging Technologiestext/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:719(搜「co-optimization」)

Footnotes​

  1. 出处:「On-wafer Characterization of Emerging Technologies」第 127 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:127,搜「1000 times」)。原文:实际器件尺寸常比探针落脚的焊盘小 1000 倍;因此必须靠设备「校准」与测试结构「去嵌」来剥离环境影响。 ↩

  2. 出处:「On-wafer Characterization of Emerging Technologies」第 135 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:135,搜「few tens of nm」)。原文:垂直无结纳米线管栅长几十纳米、纳米线几百纳米,而 GSG(地-信号-地)配置的 RF 焊盘与访问线是几百微米量级。 ↩

  3. 出处:「On-wafer Characterization of Emerging Technologies」第 100 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:100,搜「maturity, variability」)。原文:新兴技术要保证测量高精度并不直接——成熟度、变异性、稳定性与常规方法不适用都是因素;紧凑模型 strongly 依赖在片测量的准确性。 ↩

  4. 出处:「On-wafer Characterization of Emerging Technologies」第 145 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:145,搜「calibration」)与第 167 段(搜「de-embedding」)。原文:第一步校准剥离电缆、设备与探针的贡献,把测量面推到探针尖;第二步去嵌用不含晶体管但焊盘齐全的 open/short 结构剥离测试结构贡献。 ↩

  5. 出处:「On-wafer Characterization of Emerging Technologies」第 152 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:152,搜「Short-Open-Load-Thru」)与第 159 段(搜「reflection standards」)。原文:SOLT 用 3 个反射标准件加 1 个传输标准件,阻抗标准基片上完成,矢网记录四个标准的散射参数并从测量中扣除,把参考面推到测试结构边缘。 ↩

  6. 出处:「On-wafer Characterization of Emerging Technologies」第 172 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:172,搜「500 times」)。原文:去嵌对纳米晶体管至关重要——访问线比晶体管尺寸大 500 倍,小错误就会导致错误的本征数据,而模型的准确性全押在这些数据上。 ↩ ↩2

  7. 出处:「On-wafer Characterization of Emerging Technologies」第 179 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:179,搜「same horizontal plane」)。原文:3D 垂直架构中各焊盘连接不在同一水平面,需要额外的去嵌工作;新去嵌方法与 3D 器件内互连的精确建模至关重要。 ↩

  8. 出处:「On-wafer Characterization of Emerging Technologies」第 194 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:194,搜「negative」)。原文:常规开路去嵌用于垂直纳米线晶体管时,器件电容之一呈负的、非物理的值。 ↩

  9. 出处:「On-wafer Characterization of Emerging Technologies」第 187 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:187,搜「electromagnetic simulation」)。原文:为减小 3D 访问线带来的去嵌误差,常规 open-short 去嵌不再适用;替代方案是精确提取测试结构寄生互连元件、构建 3D 预测性电磁仿真环境、重建无源器件完整等效电路再行去嵌。 ↩

  10. 出处:「On-wafer Characterization of Emerging Technologies」第 312 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:312,搜「40 GHz」)。原文:open 结构测量到 40GHz,室温、RF 功率 -28dBm,先在 ISS 上做 SOLT 校准。-28dBm 约合 1.6 微瓦,由 dBm 定义换算(补充(不在书里,来自通用知识))。 ↩

  11. 出处:「On-wafer Characterization of Emerging Technologies」第 333 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:333,搜「very good agreement」)。原文:在电磁仿真环境里按制造工艺逐层定义材料与衬底属性、按真实尺寸画焊盘与访问线,仿真与实测高度吻合,确认测试结构 EM 模型有效。 ↩

  12. 出处:「On-wafer Characterization of Emerging Technologies」第 338 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:338,搜「virtually」)。原文:EM 模型验证后可用于虚拟外推,重建器件外部 3D 寄生网络所需的虚拟结构;仿真 S 参数用于提取寄生元件。 ↩

  13. 出处:「On-wafer Characterization of Emerging Technologies」第 344 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:344,搜「lumped parasitic resistive」)与第 351 段(搜「MODEL 2」)、第 357 段(搜「more complete」)。原文:小信号等效电路含焊盘电感、耦合电容、接触/访问电阻与交叠电容;MODEL 2 加入衬底-焊盘耦合的 R-C 网络,全频段更完整、更准。 ↩

  14. 出处:「On-wafer Characterization of Emerging Technologies」第 370 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:370,搜「ABCD」)。原文:晶体管实测 S 参数转 ABCD,乘以寄生网络输入/输出端仿真 ABCD 的转置,转 Y 参数后扣除栅漏访问耦合电容,再转 Z 参数扣除源端访问电感,得完全去嵌的晶体管 Z 参数,最后转回 S 参数。 ↩

  15. 出处:「On-wafer Characterization of Emerging Technologies」第 430 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:430,搜「gm/ID」)。原文:阈值提取方法众多,最流行的是跨导法;Y 函数与 gm/ID 法专为纳米器件设计、可去除访问电阻影响;无结纳米线最合适的是取 d(gm/ID)/dVG 对栅压曲线的峰值,因其对漏压变化的韧性;噪声限制精度时需配拟合函数。 ↩

  16. 出处:「On-wafer Characterization of Emerging Technologies」第 419 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:419,搜「22nm」)。原文:三种直径中,最小者栅控最好但离散最大,最大者重复性最好但无法全耗尽、丧失栅控;并联纳米线可加大驱动电流,小直径抗短沟道效应更好;22nm 是栅控与测量离散的最佳折中,后续分析均用它。 ↩

  17. 出处:「On-wafer Characterization of Emerging Technologies」第 462 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:462,搜「constant increase」)。原文:无结器件漏电流随温度持续上升,与 MOS 器件相反;原因是高掺杂导致低迁移率且迁移率温度依赖弱,电流上升主要由阈值电压随温度降低所主导;经典 MOS 中迁移率退化是主因。 ↩

  18. 出处:「On-wafer Characterization of Emerging Technologies」第 15 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:15,搜「thermal resistance」)与第 490 段(搜「COMSOL」)。原文:热阻=内部温升/耗散功率,可改写为阈值电压随漏电压与随温度两个变化率之比;两量的相对误差在比值中互相最小化,方法相当准;COMSOL 多物理仿真独立给出理论值,两者吻合。 ↩

  19. 出处:「On-wafer Characterization of Emerging Technologies」第 504 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:504,搜「foster」)。原文:热网络=热容并热阻(类比电学 RC);热阻抗由 30kHz-3GHz 低频 S 参数直接提取;无结器件的热阻抗是两极点 Foster 型网络,两套热阻热容分别归因于纳米线与肖特基接触。 ↩

  20. 出处:「On-wafer Characterization of Emerging Technologies」第 534 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:534,搜「voltage pulses」)、第 541 段(搜「thermal memory」)与第 548 段(搜「time period」)。原文:极短脉冲使内部温度来不及变、陷阱来不及响应;常规 I-V 有热记忆,脉冲下把周期拉长、占空比压小可把温升压到最低;脉宽小于热时间常数则自热进一步被抑制,小于陷阱时间常数则陷阱分析同理。 ↩

  21. 出处:「On-wafer Characterization of Emerging Technologies」第 568 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:568,搜「80–95%」)。原文:边沿过陡会引起振荡导致测量错误;电流在脉冲电压稳定后读取,典型取脉宽的 80-95% 时间段。 ↩

  22. 出处:「On-wafer Characterization of Emerging Technologies」第 571 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:571,搜「current increases when pulse」)与第 580 段(搜「increases as pulse width」)。原文:MOS 器件脉宽越窄电流越大(迁移率退化少),高偏压下直流与脉冲差别最明显;无结器件相反——脉宽越宽电流越大,因阈值强烈依赖温度与陷阱,短脉宽下阈值更高、陷阱辅助电流更低。 ↩

  23. 出处:「On-wafer Characterization of Emerging Technologies」第 588 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:588,搜「linked with a similar variation」)。原文:把不同脉宽下提取的阈值漂移与仿真给出的陷阱密度变化关联;假设脉冲下温度致阈值漂移可忽略、漂移主要由陷阱主导;高偏压高温下温度也参与。 ↩

  24. 出处:「On-wafer Characterization of Emerging Technologies」第 622 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:622,搜「flicker」)与第 626 段(搜「faraday」)。原文:1/f(闪烁)噪声是电子器件最普遍的噪声源,随缩小而增强;上变频产生的相位噪声伤 LNA 等模拟性能;装置含偏置单元、两个低噪声电压放大器、双通道动态信号分析仪,器件罩在法拉第笼内;电流噪声谱=电压谱×输出电导的平方。 ↩

  25. 出处:「On-wafer Characterization of Emerging Technologies」第 637 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:637,搜「1/f noise spectra」)与第 644 段(搜「Hooge」)。原文:实测为经典 1/f 谱;偏压依赖显示相关迁移率涨落(体迁移率涨落+沟道载流子数涨落的组合);与两大主流理论对比,CNF+CMF 最能描述无结纳米线的噪声来源。 ↩

  26. 出处:「On-wafer Characterization of Emerging Technologies」第 652 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:652,搜「overdrive」)。原文:归一化噪声对栅过驱电压成反比,对应沟道区内单电荷捕获/释放与迁移率涨落;偏压升高后噪声趋平,指示访问电阻主导的访问区贡献。 ↩

  27. 出处:「On-wafer Characterization of Emerging Technologies」第 661 段(text/08-ch03-chapter-3-on-wafer-characterization-of-emerging-.txt:661,搜「KF」)。原文:从归一化噪声提取 SPICE 噪声模型参数(如 KF)——它是技术的品质因数;用 CNF+CMF 模型提取各几何的陷阱密度,补充界面质量与陷阱动力学信息。 ↩